好久没有看组成原理了，先补几个概念：

寄存器堆（register file）：CPU中多个寄存器组成的阵列，通常由快速的静态随机读写存储器（SRAM）实现。这种RAM具有专门的读端口与写端口，可以多路并发访问不同的寄存器。寄存器堆是指令集架构的一部分，程序可以访问，这与透明的CPU高速缓存（cache）不同。

数据选择器（multiplexer）：

或称多路复用器，是一种可以从多个模拟或数字输入信号中选择一个信号进行输出的器件。 一个有 2ⁿ 输入端的数据选择器有 n 个可选择的输入－输出线路，可以通过控制端来选择其中一个信号被选择作为输出。^[3] 数据选择器主要用于增加一定量的时间和带宽内的可以通过网络发送的数据量。

数据选择器使多个信号共享一个设备或资源，例如一个模拟数字转换器或一个传输线，而不必给每一个输入信号配备一个设备。

当然还有datapath(中文：数据通路），给出英文解释：A datapath is a collection of functional units, such as arithmetic logic units or multipliers, that perform data processing operations, registers, and buses.^[1] Along with the control unit it composes the central processing unit (CPU).

注：以上摘自wikipedia，吐槽一下百度百科，实在是laji

4.1到4.3的内容分别为引言、逻辑设计的一般方法和建立数据通路，我们一步步来：

4.1 引言

重点是A Basic MIPS Implementation，分为三类指令：存储访问指令，算数逻辑指令和分支指令。

这里我们重温一下实现方式：

上图是一个MIPS子集实现的抽象视图

一下我尽量遵循原著，括号内为中文版翻译

我们怎么样实现每条指令呢？首先PC(program counter)这个寄存器，它存放着当前执行指令的地址，把PC的值送入Instruction memory(内存)，取出执行的指令，这个指令读取一到两个寄存器。接下来读取寄存器后，除了跳转指令，其他的都要用上ALU(算数逻辑单元)，各类指令中ALU的功能各不相同。存储指令用ALU计算地址，算术逻辑指令用ALU执行运算，分支指令用ALU进行比较。还有一点值得注意：分支指令如果不修改下一条指令地址，则下一条指令地址默认是当前指令地址+4。

当然，上图的设计并非尽善尽美，对于一些组件单元，它的数据来源远不止这么简单。比如说PC的来源有两个加法器，实际上不能简单得将两个加法器的线连在一起(图：），我们应该增加一个multiplexor，或者叫data selector（多选器），它是这个样子的：

对应的两个输入分别连上两个加法器，像这样需要data selector的地方还有不少。

加入control unit的设计：

control unit的定义：It tells the computer’s memory, arithmetic/logic unit and input and output devices how to respond to a program’s instructions.

在这里，control unit接收指令，对寄存器、Data memory(数据存储器）还有data selector都进行控制，比如说寄存器的读写，数据的读写和data selector中对输入的选择等等。

在这里强调的是，这样的设计效率并不高，因为这样的话时钟周期必须设为足够容纳执行时间最长的指令，后面会介绍流水线方式的计算机控制设计。

4.2 逻辑设计的一般方法

先是重点概念：

组合单元（combinational element)

状态单元（state element）

两者差别是组合单元没有内部存储功能，而状态单元有。此外，一个状态单元至少有两个输入和一个输出，其中有个输入是时钟信号，输出提供了在前一个时钟信号写入单元的数据值。什么意思呢？最近才学了数电，里面有讲这部分内容：计算机时钟周期